论文
1. 用于ASIC设计的高效k-赢者通吃模块设计
2. 用于高速乘法器设计的快速(7,3)加法器电路
3. 一种用于ASIC设计的异步排序引擎模块新架构
4. 设计一种高效的(m, 3)加法器电路，实现高性能乘法器
5. 具有(m, 3)-加法器的快速乘法器设计
6. 采用解复用器阵列的VLSI高速分选引擎设计
7. 一种高速并行数字k赢者通吃电路的VLSI设计
8. 数字k-赢者通吃电路的并行搜索算法及其实现
9. 一种可扩展高速数字赢家通吃电路的VLSI设计